存储芯片的制造过程整体和逻辑芯片差不多，大致分三步（类比建房）：
第一，打地基，这是所有流程的起点，将高纯度的硅锭通过拉晶、切片、抛光等工艺，制成极其平整光滑的硅晶圆，作为芯片的“地基”。
第二，主体建造过程（前道工艺），也是最复杂、最核心的部分，在晶圆上构建出数以亿计的存储单元和电路，本质是反复进行“添加材料”和“雕刻图形”的循环，包括用ALD和CVD一层层地堆叠“盖楼”，用光刻“画蓝图”（定义图形），再用刻蚀“挖电梯井和房间”（形成深孔和沟道）。第三，封顶装修，前道工艺完成后，需要对晶圆上的单个芯片进行测试、封装，使其成为最终的产品。然后，还有质量监控与检测环节，这个环节会贯穿于整个制造过程，尤其是存储芯片对缺陷几乎是零容忍，一个微小缺陷就可能导致整个芯片失效。主流存储芯片分为DRAM和NAND，DRAM像是在一个平面上建造海量完全一致的“平房小区”，但每个“平房”（电容和晶体管）都极其微小和精密；而3D NAND则像是建造一座“摩天大楼”，通过在垂直方向堆叠上百层来极大地增加存储密度。而相对于逻辑芯片来说，在存储芯片的制造过程中，有一些特别关键的设备，这意味着这些设备将更加受益于潜在的存储产业链扩产。
这是3D NAND闪存制造的标志性设备，也是其技术基石，其作用是一次性穿透所有堆叠层，形成垂直的通道孔，后续在这个孔内填充形成存储单元的通道和栅极。
逻辑芯片的结构多在二维平面展开，刻蚀的深宽比（深度与孔径的比值）要求相对较低，而3D NAND为了在垂直方向堆叠上百层，需要刻蚀出深度超过100微米、直径仅100纳米左右的深孔或深槽，其深宽比常超过 60:1，甚至更高。
2. 叠对误差量测设备
逻辑芯片也需要测量层与层之间的对准精度（叠对误差），但要求相对较低，而3D NAND对此的要求则大幅提升，因为在堆叠上百层的过程中，任何一层的微小偏移都会在垂直方向累积，导致顶层的通道孔无法与底层的电路对准，从而整片晶圆报废。因此，存储芯片厂需要更频繁、更精确地进行叠对误差量测。
3. 用于电容结构的原子层沉积设备
DRAM每个存储单元都需要一个圆柱形或立体化的电容器来存储电荷，这个电容需要在极小占地面积内拥有尽可能大的表面积。因此，需要ALD设备在深孔的内壁上，以原子级的精度沉积出均匀、无缺陷的高K介质层，这个介质层的质量直接决定了DRAM的性能和可靠性。
The End
